Davranış

Exclusive OR, Exclusive OR NOT, Odd ve Parity öğeleri, girişlerdeki değerlerin karşılık gelen işlevini hesaplar ve sonucu çıkışa döndürür.

Varsayılan olarak, bağlı olmayan girişler yoksayılır - yani, girişlerde gerçekten bağlı hiçbir şey yoksa kablolar bile yok. Böylece 5 girişli bir öğe ekleyebilirsiniz, ancak yalnızca iki giriş bağladığınızda 2 girişli bir öğe olarak çalışacaktır; bu, her öğe oluşturduğunuzda giriş sayısını ayarlama zahmetinden sizi kurtarır. (Tüm girişler bağlı değilse, çıkış hata değeridir. x.) Bununla birlikte, bazı kullanıcılar Logisim'in gerçek öğelere karşılık geldiği için tüm girişlerin bağlanmasında ısrar etmesini tercih eder. Bu davranışı, Tasarım> Seçenekler ... menüsüne giderek, Modelleme sekmesine giderek ve Belirsizlikte Öğe çıkışı için Tanımsız girdiler için hata seçeneğini seçerek etkinleştirebilirsiniz.

Elementler için iki yönlü doğruluk tablosu aşağıdaki gibidir.

x	y	Özel veya	Özel VEYA DEĞİL	tuhaflık	parite
0	0	0	1	0	1
0	1	1	0	1	0
1	0	1	0	1	0
1	1	0	1	0	1

Gördüğünüz gibi, Odd ve XOR kapıları iki giriş durumunda aynı şekilde davranır; Benzer şekilde, Parite ve Özel-VEYA-DEĞİL aynı şekilde davranır. Ama eğer girişler ile belirli bir değer ikiden fazlaysa, o zaman Exclusive OR öğesi, biri kesinlikle bir girişte olduğunda çıkışta 1 verirken, Odd öğesi, tek sayıda giriş olduğunda çıkışta 1 verir. Exclusive OR-NOT öğesi, 1'li girişler kesinlikle kesin olduğunda çıkışta 1 verir. olumsuzluk bir, Eşlik öğesi, bir ile çift sayıda giriş olduğunda 1 verecektir. Exclusive-OR ve Exclusive-OR-NOT öğelerinin, Tek ve Parite öğelerinin davranışını kullanmak üzere yapılandırılmalarına olanak tanıyan Çoklu Giriş Davranışı adı verilen bir özniteliği vardır.

Herhangi bir girişin bir hata değeri varsa (örneğin, aynı kablo üzerinde çakışan değerler gelirse) veya değişken bir değer varsa, çıkış bir hata değeri olacaktır.

Her elemanın çok bitli versiyonları, bir bitlik dönüşümlerini girdilerde bit bit gerçekleştirir.

Not: Birçok uzman, Exclusive-OR şeklindeki elemanın davranışının Odd elemanının davranışıyla eşleşmesi gerektiğini savunuyor ancak bu konuda bir fikir birliği yok. Logisim'in varsayılan XOR davranışı IEEE 91 standardına dayanmaktadır.Bu aynı zamanda terimin sezgisel olarak anlaşılmasıyla da tutarlıdır. Özel veya: Patates püresi, havuç, yeşil bezelye veya rendelenmiş lahanadan oluşan bir garnitür isteyip istemediğinizi soran bir garson, bazı uzmanların size ne söylediğinden bağımsız olarak üç değil, yalnızca bir seçeneği kabul edecektir. (Ancak, bu ifadeyi ciddi bir şekilde test etmediğimi itiraf etmeliyim.) XOR ve XOR veya NOT öğelerini, Multi-Entry Behavior özniteliğini değiştirerek seçeneklerden birini kullanacak şekilde ayarlayabilirsiniz.

Kontaklar (bileşenin doğuya baktığı varsayılır)

Batı kenarı (girişler, bit genişliği Veri Bitleri özniteliğiyle eşleşir)

Bileşen girişleri. Girdi Sayısı özniteliğinde belirtildiği kadar çok sayıda olacaktır.

Kıvrımlı öğeler kullanıyorsanız, XOR ve XOR ve NOT öğelerinin batı kenarının kavisli olacağını unutmayın. Ancak, giriş pinleri nadiren bulunur. Logisim bunu göstermek için kısa çizgiler çizer; bir segmenti çakıştırırsanız, program herhangi bir uyarıda bulunmadan segmenti çakıştırmak istemediğinizi varsayacaktır. "Baskı Görünümü" kullanılırken, bu çizgiler kablolara bağlı değilse çizilmeyecektir.

Doğu kenarı (çıktı, bit genişliği Veri Bitleri özniteliğiyle eşleşir)

Yukarıda açıklandığı gibi, girişlerdeki mevcut değerlere göre değeri hesaplanan bir elemanın çıkışı.

Öznitellikler

Bir bileşen seçildiğinde veya zaten eklendiğinde, 0 ila 9 arasındaki tuşlar, Giriş Sayısı niteliğini değiştirir, Alt-0'dan Alt-9'a kadar olan kombinasyonlar, Veri Bitleri niteliğini değiştirir ve ok tuşları, Yön niteliğini değiştirir.

Yön Bileşenin yönü (girişlerine göre çıkışı). Veri bitleri Bileşen giriş ve çıkışlarının genişliği. Eleman Boyutu Bileşenin geniş veya dar versiyonunun çizilmesi gerektiğini belirler. Bu, girdi sayısı özniteliği tarafından belirlenen girdi sayısını etkilemez; ancak, giriş sayısı 3'ü (dar bir bileşen için) veya 5'i (geniş bir bileşen için) aşarsa, istenen sayıda girişe uyum sağlamak için eleman "kanatlar" ile işlenecektir. Giriş Sayısı Bileşenin batı kenarında kaç tane pin olacağını belirler. Çoklu giriş davranışı (yalnızca Özel VEYA ve Özel VEYA DEĞİL için) Üç veya daha fazla giriş olduğunda, Özel VEYA ve Özel VEYA DEĞİL kapılarının çıkışındaki değer, 1'in kesinlikle bir girişte olduğu gerçeğine dayalı olacaktır. (varsayılan olarak) veya tek sayıda girişte.

Özel VEYA işlemi (eşitsizlik, ek modül iki) simgesiyle gösterilir ve mantıksal VEYA'dan yalnızca A = 1 ve B = 1 olduğunda farklıdır.

Bu nedenle, iki X1 ve X2 ifadesinin eşitsizliğine böyle bir Y ifadesi denir; bu, ancak ve ancak bu ifadelerden biri doğru, diğeri yanlış ise doğrudur.

Bu işlemin tanımı doğruluk tablosu şeklinde yazılabilir (tablo 6):

Tablo 6 - "ÖZEL VEYA" işleminin doğruluk tablosu

Tablo 6'dan da görebileceğiniz gibi, elemanın mantığı ismine tekabül etmektedir.

Bu, küçük bir farkla aynı VEYA öğesidir. Her iki girişteki değer bir mantıksal birime eşitse, OR öğesinin aksine EXCLUSIVE OR öğesinin çıkışı bir değil sıfırdır.

ÖZEL VEYA işlemi aslında bir eşleşme için iki ikili basamağı karşılaştırır.

Her mantıksal bağlayıcı, mantıksal ifadeler üzerinde bir işlem olarak kabul edilir ve kendi adı ve ataması vardır (tablo 7).

Tablo 7 - Temel mantıksal işlemler

atama operasyonlar	Okumak	operasyon adı	alternatif tanımlamalar
		Olumsuzlama (ters çevirme)	Yukarıdan çizgi
		Bağlaç (mantıksal çarpma)
		Ayrışma (mantıksal ekleme)
	eğer ... o zaman	Ima
	O zaman ve ancak o zaman	denklik
	Ya da	ÖZEL VEYA (mod 2 ilavesi)

1. Karmaşık bir mantıksal ifadede mantıksal işlemlerin yürütme sırası

Ters çevirme, birleşme, ayrılma mantıksal işlemleri sistemi, keyfi olarak karmaşık bir mantıksal ifade oluşturmanıza izin verir.

Mantıksal bir ifadenin değeri hesaplanırken, mantıksal işlemlerin belirli bir yürütme sırası benimsenir.

1. Ters çevirme.

2. Bağlaç.

3. Ayrışma.

4. Etki.

5. Denklik.

Parantezler, belirtilen işlem sırasını değiştirmek için kullanılır.

1. Boole İfadeleri ve Doğruluk Tabloları

   1. Boole ifadeleri

Her bileşik ifade, aşağıdakileri içeren bir formül (mantıksal ifade) olarak ifade edilebilir: boole değişkenleri, ifadeleri belirten ve mantıksal işlem işaretleri, mantıksal işlevleri ifade eder.

Biçimsel bir dilde (mantık cebirinin dili) bir bileşik deyimde mantıksal bir ifade şeklinde bir bileşik deyim yazmak için, basit deyimleri ve aralarındaki mantıksal bağlantıları seçmeniz gerekir.

“(2 2 = 5 veya 2 ∙ 2 = 4) ve (2 ∙ 2 ≠ 5 veya 2 ∙) bileşik ifadesini mantıksal bir ifade şeklinde yazalım. 2 ≠4)".

Bileşik bir ifadeyi analiz edelim. İki basit ifade içerir:

A = "2 2 = 5" -yanlış (0),

B = "2 2 = 4" - doğru (1).

Daha sonra bir bileşik ifade aşağıdaki biçimde yazılabilir:

«( AveyaV) ve (Ā veyaV)».

Şimdi, mantıksal işlemlerin yürütme sırasını dikkate alarak, mantıksal bir ifade şeklinde bir ifade yazmanız gerekiyor. Mantıksal işlemler gerçekleştirirken aşağıdaki yürütme sırası tanımlanır:

ters çevirme, bağlaç, ayrılma.

Parantezler belirtilen sırayı değiştirmek için kullanılabilir:

F = (AvV) & (Ā vV).

Bileşik ifadelerin doğruluğu veya yanlışlığı, ifadelerin semantik içeriğine atıfta bulunmadan, ifadelerin cebir yasaları tarafından yönlendirilen tamamen biçimsel olarak belirlenebilir.

Mantıksal değişkenlerin değerlerini mantıksal ifadeye yerleştirelim ve temel mantıksal işlemlerin doğruluk tablolarını kullanarak mantıksal fonksiyonun değerini elde edelim:

F= (A v B) & ( Ā v B) = (0 v 1) & (1 v 0) = 1 & 1 = 1.

doğruluk tabloları

Mantıksal işlemlerin, orijinal basit ifadelerin çeşitli değerleri için karmaşık ifadelerin hesaplanmasının sonuçlarını yansıttığı tablolara doğruluk tabloları denir.

Basit ifadeler değişkenlerle belirtilir (örneğin, A ve B).

Doğruluk tabloları oluştururken, belirli bir dizi eylemin yönlendirilmesi tavsiye edilir:

doğruluk tablosundaki satır sayısını belirlemek gerekir. Mantıksal bir ifadede yer alan mantıksal değişkenlerin olası değer kombinasyonlarının sayısına eşittir. Boole değişkenlerinin sayısı ise P, sonra:

satır sayısı = 2 n .

Bizim durumumuzda, mantıksal işlev

2 değişkeni vardır ve bu nedenle doğruluk tablosundaki satır sayısı 4 olmalıdır;

Boole değişkenlerinin sayısı ile boole işlemlerinin sayısına eşit olan doğruluk tablosundaki sütun sayısını belirlemek gerekir.

Bizim durumumuzda, değişken sayısı iki: A ve B ve mantıksal işlem sayısı beş (Tablo 8), yani doğruluk tablosunun sütun sayısı yedi;

belirtilen sayıda satır ve sütunla bir doğruluk tablosu oluşturmak, sütunları belirlemek ve tabloya ilk mantıksal değişkenlerin olası değer kümelerini eklemek gerekir;

doğruluk tablosunu sütunlar halinde doldurmak, temel mantıksal işlemleri gerekli sırada ve doğruluk tablolarına göre yapmak gerekir.

Artık herhangi bir boole değişkeni değeri kümesi için boole işlevinin değerini belirleyebiliriz.

Tablo 8 - Mantıksal fonksiyonun doğruluk tablosu

Herhangi bir işlemi gerçekleştirmek için tasarlanmış bir elektrik şeması mantıksal işlem girdi verileriyle mantıksal öğe olarak adlandırılır. Giriş verileri burada çeşitli seviyelerde voltajlar şeklinde temsil edilir ve çıkıştaki mantıksal işlemin sonucu da belirli bir seviyedeki voltaj şeklinde elde edilir.

Bu durumda, işlenenler sağlanır - mantık elemanının girişinde, esas olarak giriş verileri olarak işlev gören yüksek veya düşük voltaj şeklindeki sinyaller alınır. Bu nedenle, yüksek seviyeli voltaj - bu 1'in mantıksal birimidir - işlenenin gerçek değerini ve düşük seviye voltajı 0 - yanlış değeri gösterir. 1 - DOĞRU, 0 - YANLIŞ.

mantıksal öğe- giriş ve çıkış sinyalleri arasında belirli bir mantıksal ilişki uygulayan bir öğe. Mantık elemanları genellikle bilgisayarların mantık devrelerini, ayrık otomatik kontrol ve yönetim devrelerini oluşturmak için kullanılır. Fiziksel doğasından bağımsız olarak her tür mantıksal öğe, giriş ve çıkış sinyallerinin ayrık değerleri ile karakterize edilir.

Mantık kapılarının bir veya daha fazla girişi ve bir veya iki (genellikle birbirinin tersi) çıkışı vardır. Mantıksal elemanların çıkış sinyallerinin "sıfır" ve "birler" değerleri, elemanın gerçekleştirdiği mantıksal işlev ve oynayan giriş sinyallerinin "sıfır" ve "birler" değerleri ile belirlenir. bağımsız değişkenlerin rolü. Herhangi bir karmaşık mantıksal işlevi oluşturmak için kullanılabilecek temel mantıksal işlevler vardır.

Eleman devresinin cihazına bağlı olarak, elektriksel parametreler, giriş ve çıkışın mantık seviyeleri (yüksek ve düşük voltaj seviyeleri), yüksek ve düşük (doğru ve yanlış) durumlar için aynı değerlere sahiptir.

Geleneksel olarak, mantıksal öğeler özel radyo bileşenleri biçiminde üretilir - Entegre devreler... Bağlaç, ayırma, olumsuzlama ve modulo toplama (VE, VEYA, DEĞİL, özel VEYA) gibi mantıksal işlemler, temel türlerdeki mantıksal öğeler üzerinde gerçekleştirilen ana işlemlerdir. Şimdi, bu mantık kapılarının her birine daha yakından bakalım.

Mantık öğesi "VE" - bağlaç, mantıksal çarpma, VE

"Ve", giriş verilerinde bağlaç veya mantıksal çarpma gerçekleştiren mantıksal bir öğedir. Bu eleman 2 ile 8 arasında (2, 3, 4 ve 8 girişli üretimde en yaygın "VE" elemanları) giriş ve bir çıkışa sahip olabilir.

Farklı sayıda girişe sahip "VE" mantıksal öğelerinin sembolleri şekilde gösterilmiştir. Metinde, bir veya daha fazla sayıda girişe sahip bir mantıksal "AND" öğesi "2I", "4I" vb. olarak belirtilir. - iki girişli, dört girişli vb. bir "AND" öğesi.

Öğe 2I için doğruluk tablosu, yalnızca mantıksal birimler aynı anda ilk girişte VE ikinci girişteyse, öğenin çıkışının mantıksal bir birim olacağını gösterir. Diğer üç olası durumda, çıktı sıfır olacaktır.

Batı diyagramlarında, "AND" öğesi simgesi girişte düz bir çizgiye ve çıkışta yuvarlağa sahiptir. Ev şemalarında - "&" sembollü bir dikdörtgen.

Mantık öğesi "VEYA" - ayırma, mantıksal ekleme, VEYA

"VEYA", giriş verileri üzerinde bir ayırma veya mantıksal ekleme işlemi gerçekleştiren mantıksal bir öğedir. AND elemanı gibi iki, üç, dört vb. girdi ve bir çıktı ile üretilir. Farklı sayıda girişe sahip "VEYA" mantıksal öğelerinin sembolleri şekilde gösterilmiştir. Bu elemanlar şu şekilde belirtilir: 2OR, 3OR, 4OR, vb.

"2OR" elemanı için doğruluk tablosu, mantıksal bir birimin çıktıda görünmesi için mantıksal birimin ilk girişte VEYA ikinci girişte olması yeterlidir. Mantıksal olanlar aynı anda iki girdideyse, çıktı da bir olacaktır.

Batı diyagramlarında, VEYA öğesinin yuvarlak bir girişi ve çıkışta yuvarlak bir noktası vardır. Ev şemalarında - "1" sembollü bir dikdörtgen.

Mantık kapısı "DEĞİL" - negatif, invertör, DEĞİL

"NOT", giriş verileri üzerinde mantıksal olumsuzlama işlemini gerçekleştiren mantıksal bir öğedir. Bir çıkışı ve sadece bir girişi olan bu eleman, aslında giriş sinyalini tersine çevirdiği (tersine çevirdiği) için inverter olarak da adlandırılır. Şekil, "DEĞİL" mantıksal öğesinin geleneksel tanımını göstermektedir.

İnverter için doğruluk tablosu, girişte yüksek bir potansiyelin çıkışta düşük bir potansiyel verdiğini ve bunun tersini gösterir.

Batı şemalarında, "NOT" öğesi simgesi, çıkışta bir daire bulunan bir üçgen şeklindedir. Ev devrelerinde - çıkışta bir daire bulunan "1" sembollü bir dikdörtgen.

Mantık öğesi "AND-NOT" - olumsuzlama, NAND ile bağlaç (mantıksal çarpma)

"VE-NOT" - giriş verileri üzerinde mantıksal ekleme işlemini ve ardından mantıksal olumsuzlama işlemini gerçekleştiren mantıksal bir öğe, sonuç çıktıya beslenir. Başka bir deyişle, prensipte, "DEĞİL" öğesiyle tamamlanan "VE" öğesidir. Şekil, "2I-NOT" mantıksal öğesinin geleneksel tanımını göstermektedir.

AND-NOT öğesinin doğruluk tablosu, AND öğesinin tablosunun tersidir. Üç sıfır ve bir yerine üç bir ve bir sıfır var. NAND öğesi, bunun önemini ilk kez 1913'te not eden matematikçi Henry Maurice Schaeffer'in onuruna Schaeffer öğesi olarak da adlandırılır. "VE" olarak belirtilir, yalnızca çıkışta bir daire ile.

Mantık öğesi "VEYA-NOT" - olumsuzlama ile ayrılma (mantıksal ekleme), NOR

"VEYA-NOT" - giriş verileri üzerinde mantıksal ekleme işlemini ve ardından mantıksal olumsuzlama işlemini gerçekleştiren mantıksal bir öğe, sonuç çıktıya beslenir. Başka bir deyişle, bir "NOT" öğesiyle desteklenen bir "VEYA" öğesidir - bir invertör. Şekil, "2OR-NOT" mantıksal öğesinin geleneksel tanımını göstermektedir.

OR-NOT öğesinin doğruluk tablosu, OR öğesinin tablosunun tersidir. Çıkışta yüksek bir potansiyel sadece bir durumda elde edilir - her iki girişe aynı anda düşük potansiyeller uygulanır. "VEYA" olarak belirtilir, yalnızca çıktıda bir inversiyonu gösteren bir daire bulunur.

Mantık kapısı "özel VEYA" - modulo 2, XOR ekleme

"Özel VEYA" - modülo 2 giriş verileri üzerinde mantıksal bir ekleme işlemi gerçekleştiren mantıksal bir öğe, iki giriş ve bir çıkışa sahiptir. Bu elemanlar genellikle kontrol şemalarında kullanılır. Şekil, bu elemanın sembolünü göstermektedir.

Batı şemalarındaki görüntü - girişin yanında ek bir kavisli şerit bulunan "VEYA" da olduğu gibi, iç mekanda - "VEYA" olarak, sadece "1" yerine "= 1" yazılacaktır.

Bu mantıksal öğeye "eşitsizlik" de denir. Yüksek seviye Girişte aynı anda iki birim olsa bile, yalnızca girişteki sinyaller eşit olmadığında (bir birimde, diğerinde sıfır veya bir sıfırda ve diğerinde) voltaj çıkışta olacaktır. zaman, çıktı sıfır olacaktır - bu, " VEYA"dan farktır. Bu mantık elemanları toplayıcılarda yaygın olarak kullanılmaktadır.

gerçekleştirdikleri işlev, AND öğesi veya OR öğesi durumunda olduğundan biraz daha karmaşıktır. XOR geçitlerinin tüm girişleri eşittir, ancak girişlerin hiçbiri çıkış sinyalini bir veya sıfır seviyesine ayarlayarak diğer girişleri engelleyemez. Tablo 4.1. Doğruluk şeması iki girişli özel VEYA öğeleri

giriş 1	giriş 2	çıkış
0	0	0
0	1	1
1	0	1
1	1	0

Pirinç. 4.1.

Özel VEYA işlevi şu anlama gelir: bir girişte yalnızca bir tane mevcut olduğunda çıkışta bir tane görünür. Girişlerde iki veya daha fazla varsa veya tüm girişler sıfırsa, çıkış sıfır olacaktır. Doğruluk şeması iki girişli eleman Exclusive OR tabloda verilmiştir. 4.1. Yerli ve yabancı şemalarda kabul edilen tanımlamalar Şekil 2'de gösterilmektedir. 4.1. Özel VEYA elemanının "= 1" yerel tanımındaki yazı, yalnızca girişlerde bir ve yalnızca bir birim olduğunda durumun vurgulandığı anlamına gelir.

Standart seride birkaç Exclusive OR öğesi vardır. Ev tipi seriler, OK çıkışında LP5'ten farklı olan LP5 mikro devreleri (2C çıkışlı dört iki girişli eleman), LL3 ve LP12 sunar. Bu öğeler tarafından çok özel bir işlev uygulanır.

Matematiksel olarak, Exclusive OR öğesi, modulo 2 toplama denilen şeyi gerçekleştirir.Bu nedenle, bu elemanlara aynı zamanda modulo iki toplayıcı da denir. Önceki derste belirtildiği gibi, toplama modulo 2, daire içine alınmış bir artı işaretiyle gösterilir.

Doğrudan aşağıdakilerden gelen XOR öğelerinin ana kullanımı doğruluk tabloları, iki giriş sinyalinin karşılaştırılmasından oluşur. Girişlere iki bir veya iki sıfır geldiğinde (sinyaller çakışırsa), çıkışta bir sıfır oluşur (bkz. Tablo 4.1). Tipik olarak, bu uygulamada, elemanın bir girişine, diğer girişe gelen zamanla değişen sinyalin karşılaştırıldığı sabit bir seviye uygulanır. Ancak çok daha sık, sinyalleri ve kodları karşılaştırmak için özel mikro devreler kullanılır. kod karşılaştırıcılar hangi bir sonraki derste tartışılacaktır.

Bir toplayıcı modulo 2 olarak, Özel VEYA öğesi, döngüsel sağlama toplamlarını hesaplamak için kullanılan paralel ve sıralı modulo 2 bölücülerde de kullanılır. Ancak bu şemalar 14,15 numaralı derslerde ayrıntılı olarak tartışılacaktır.

Exclusive OR elemanlarının önemli bir kullanımı, kontrollü bir invertördür (şekil 4.2). Bu durumda elemanın girişlerinden biri kontrol olarak kullanılır ve elemanın diğer girişine bir bilgi sinyali gönderilir. Kontrol girişi bir ise giriş sinyali ters çevrilir, sıfır ise ters çevrilmez. En sık kontrol sinyali elemanın çalışma modunu tanımlayan sabit bir seviye ile ayarlanır ve bilgi sinyali bir darbedir. Yani, Exclusive OR öğesi, giriş sinyalinin veya kenarın polaritesini değiştirebilir veya bağlı olarak değişemez. kontrol sinyali.

Pirinç. 4.2.

Aynı polaritede (pozitif veya negatif) iki sinyalin olması ve bunların eşzamanlı varışlarının hariç tutulması durumunda, bu sinyalleri karıştırmak için Exclusive OR öğesi kullanılabilir (Şekil 4.3). Giriş sinyallerinin herhangi bir polaritesi için, elemanın çıkış sinyalleri pozitif olacaktır. Pozitif giriş sinyalleriyle, Exclusive OR öğesi 2OR öğesi olarak çalışacak ve negatif girişlerle 2AND öğesinin yerini alacaktır. Bu tür ikameler, devrede bazı Özel VEYA öğelerinin kullanılmadığı durumlarda faydalı olabilir. Doğru, akılda tutulmalıdır ki yayılma gecikmesiÖzel VEYA öğesindeki sinyal genellikle en basit AND, AND, AND-NOT, OR, OR-NOT öğelerindeki gecikmeden biraz daha fazladır (yaklaşık 1,5 kat).

Tıpkı standart Boole ifadeleri gibi, çeşitli mantık kapılarının veya mantık devrelerinin giriş ve çıkışlarındaki bilgiler tek bir tabloda - doğruluk tablosunda - toplanabilir.

Doğruluk şeması mantıksal işlevler sisteminin görsel bir temsilini verir. Doğruluk tablosu, girişlerindeki tüm olası sinyal kombinasyonları için mantık öğelerinin çıkışlarındaki sinyalleri görüntüler.

Örnek olarak, iki girişi ve bir çıkışı olan bir mantık devresini düşünün. Giriş sinyallerini "A" ve "B" ve çıkışını "Q" olarak işaretleyelim. Bu iki girişe uygulanabilecek dört (2²) olası giriş sinyali kombinasyonu vardır ("AÇIK - sinyal var" ve "KAPALI - sinyal yok").

Ancak mantıksal ifadeler ve özellikle mantıksal öğelerin doğruluk tablosu söz konusu olduğunda, Genel kavram"Sinyal var" ve "sinyal yok", sırasıyla "1" mantık seviyesini ve "0" mantık seviyesini temsil eden bit değerlerini kullanır.

Daha sonra 2 girişli bir mantık kapısı için dört olası kombinasyon "A" ve "B" aşağıdaki gibi temsil edilebilir:

1. "KAPALI" - "KAPALI" veya (0, 0)
2. "KAPALI" - "AÇIK" veya (0, 1)
3. "AÇIK" - "KAPALI" veya (1, 0)
4. "AÇIK" - "AÇIK" veya (1, 1)

Bu nedenle, üç girişli bir mantık devresinin sekiz olası kombinasyonu (2³) vb. olacaktır. Doğruluk tablosunun özünün kolay anlaşılmasını sağlamak için, onu sadece giriş sayısı ikiyi geçmeyen basit mantık kapıları üzerinde inceleyeceğiz. Ancak buna rağmen, çok girişli devre elemanları için mantıksal sonuçlar elde etme ilkesi aynı kalır.

Pratikte, doğruluk tablosu girdi değişkenlerinin (örneğin A ve B) her biri için bir sütundan ve mantıksal işlemin (Q) tüm olası sonuçları için bir son sütundan oluşur. Bu nedenle, doğruluk tablosunun her satırı, giriş değişkenlerinin (örneğin, A = 1, B = 0) olası varyantlarından birini ve bu değerlerle işlemin sonucunu içerir.

Doğruluk şeması

"Ve" öğesi

Mantıksal eleman "AND" için, Q çıkışı log.1'i yalnızca log.1 sinyalinin her iki girişe ("A" ve "B") uygulanması durumunda içerecektir.

"VE" mantıksal öğesini içeren mikro devreler:

• K155LI1, SN7408N analogu
• Açık kollektörlü K155LI5, SN74451N analogu
• K555LI1, SN74LS08N'nin analogu
• Açık kollektörlü K555LI2, SN74LS09N analogu

VEYA öğesi

"VEYA" öğesinin Q çıkışı, log.1'in iki girişten birine veya her iki girişe aynı anda gönderilmesi durumunda bir log.1'e sahip olacaktır.

"VEYA" mantıksal öğesini içeren mikro devreler:

• K155LL1, SN7432N analogu
• Açık kollektörlü К155ЛЛ2, SN75453N analogu
• K555LL1, SN74LS32N analogu

"DEĞİL" öğesi

Bu durumda, Q'nun çıkışı, "NOT" kapısı, giriş sinyalinin karşısında bir sinyale sahip olacaktır.

"DEĞİL" mantıksal öğesini içeren mikro devreler:

• K155LN1, SN7404N analogu
• Açık kollektörlü K155LN2, SN7405N analogu
• K155LN3, SN7406N analogu
• Açık kollektörlü K155LN5, SN7416N analogu
• K155LN6, SN7466N analogu

"VE-DEĞİL" öğesi

Her iki girişte aynı anda log.1 sinyali yoksa "AND-NOT" öğesinin Q çıkışı log.1 olacaktır.

"VE-NOT" mantıksal öğesini içeren mikro devreler:

• K155LA3, SN7400N'nin analogu
• K155LA8, SN7401N analogu
• Açık kollektörlü K155LA9, SN7403N analogu
• Açık kollektörlü K155LA11, SN7426N analogu
• Açık kollektörlü K155LA12, SN7437N analogu
• Açık kollektörlü K155LA13, SN7438N analogu
• Açık kollektörlü K155LA18, SN75452N analogu

"VEYA-DEĞİL" öğesi

Yalnızca log.0 "VEYA-NOT" mantık öğesinin her iki girişine de uygulanırsa, Q çıkışında log.1'e karşılık gelen bir sinyal alırız.

"VEYA-NOT" mantıksal öğesini içeren mikro devreler:

• K155LE1, SN7402N analogu
• K155LE5, SN7428N için analog
• K155LE6, SN74128N analogu

Özel VEYA öğesi

Bu durumda, "Exclusive OR" öğesinin girişine iki zıt sinyal beslenirse, Q çıkışı log.1'i içerecektir.

"Özel VEYA" mantıksal öğesini içeren mikro devreler:

• К155ЛП5, SN7486N analogu

Mantıksal öğelerin işleyişinin daha önce elde edilen tüm sonuçlarını tek bir doğruluk tablosunda toplayarak özetleyelim: